Міністерство Освіти і Науки Національний Університет «Львівська політехніка» кафедра ЕОМ Звіт про виконання лабораторної роботи №3 з предмету «Моделювання комп’ютерних систем» на тему : «Моделювання інерційної та транспортної затримок часу»  Мета роботи: Навчитися описувати інерційну та транспортну затримки часу за допомогою Active-HDL, з'ясувати принципові відмінності між ними. Визначення : Інерційна затримка зустрічається майже в усіх сучасних схемах, тому для VHDL вона використовується за замовчуванням. Властивість цієї затримки : при надходження до елемента імпульсів , інтервал між якими був менший за час затримки , другий сигнал проігнорується. Транспортна затримка відрізняється інерційної тим, що при надходженні двох сигналів до певного елемента – другий сигнал ігноруватись не буде. На рис.1 – принципова схема включення логічних елементів. / Опис схеми у VHDL – коді: library IEEE; use IEEE.STD_LOGIC_1164.all; entity sxem is port( --X0 : in STD_LOGIC; --X1 : in STD_LOGIC; --X2 : in STD_LOGIC; X : in std_logic_vector (2 downto 0); Y : out STD_LOGIC ); end sxem; architecture func of sxem is signal A : std_logic ; signal B : std_logic ; signal C : std_logic ; signal D : std_logic ; signal E : std_logic ; signal F : std_logic ; begin process (x) begin A <= Not(X(0)) after 5 ns; B <=A or X(1) after 15ns; C <= A or X(2) after 10ns ; D <= B and C after 25ns; E <= X(2) xor C after 25ns; F <= B xor D after 35ns; Y <= F and E after 45ns; end process; end func; Результат моделювання при тривалості сигналів більшої за інерційну затримку(70ns) - на рис.№1 / Рис.№1 Результат моделювання при тривалості сигналів меншої за інерційну затримку(40 ns) - на рис.№2 / Рис.№2 Результат моделювання при тривалості сигналів більшої за транспортну затримку(100 ns) - на рис.№3 / Рис.№3 Результат моделювання при тривалості сигналів меншої за транспортну затримку(40 ns) - на рис.№4 / Рис.№4 Висновок : ми ознайомились з поняттями інерційна та транспортна затримки, з’ясували відмінності між ними.